This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLÄNTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) SEMICONDUCTOR RECTIFIER DIODE; POWER-SUPPLY APPARATUS
AND COMPUTER USING IT

(11) 3-105975 (A) (43) 2.5.1991 (19) JP


(21) Appl. No. 64-242035 (22) 20.9.1989

(71) HITACHI LTD (72) HIROSHI KOSAKA(4)

(51) Int. Cl⁵. H01L29/48,H02M3/28

PURPOSE: To achieve a low loss of a semiconductor rectifier diode by specifying the following: an interval between third stripe-shaped semiconductor regions; their depth; and a width of a depletion layer formed between a first semiconductor region and the third semiconductor regions.

CONSTITUTION: A semiconductor substrate 1 is provided with the following: a first n-type semiconductor region 13 adjacent to the surface 11; a second n^* type semiconductor region 14 adjacent to the main surface 12 on the other side; and a plurality of third p^* type stripe-shaped semiconductor regions 15. A mutual interval between the third semiconductor regions 15 is designated as W; a depth of the third semiconductor regions 15 is designated as Di a width of a depletion layer which is spread to the side of the first semiconductor region 13 by a diffusion potential of a p-n junction J formed between the first semiconductor region 13 and the third semiconductor regions 15 is designated as w_0 . Then, the third semiconductor regions 15 are formed so as to satisfy a relationship of $2w_0 < W \le 3D$. By this constitution, a surface field strength on the semiconductor side of a Schottky junction and a reverse leakage current are reduced sharply, and a low loss can be achieved.



◎ 公 開 特 許 公 報 (A) 平3-105975

@Int. Cl. 5

• ; ,

撤別記号

庁内整理番号

@公開 平成3年(1991)5月2日

H 01 L 29/48 H 02 M 3/28

:, .

F 7638-5F F 7829-5H

審査請求 未請求 請求項の数 16 (全14頁)

公発明の名称 半導体整流ダイオード及びそれを使った電源装置並びに電子計算機

②特 顕 平1-242035

②出 願 平1(1989)9月20日

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 坂 広 何 発明 者 小 究所内 茨城県日立市久慧町4026番地 株式会社日立製作所日立研 村 上 進 伊発 明 者 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 Œ 典 @発 明 者 髙 田 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 涩 番 男 @発 明 者 柳 究所内

⑩出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代理 人 弁理士 小川 勝男 外2名

最終頁に続く

明期曹

1. 発明の名称

半導体整況ダイオード及びそれを使つた電源装置並びに電子計算機

- 2. 特許請求の範囲
 - 1. 一対の主表面を有し、一対の主表面間に一方の主表面を有し、一対の主表面間に一方の主表面間に半導性の第1の半導体領域と、他方の主表面及び第1の半導体領域と、第1の半導体領域と、第2の半導体領域と、方。第1の大きでの第1の4、第1の大きでの第1の大きでの第1の大きでの第1の大きでの第1の大きでの第1の大きでの第1の大きでは、第

半導体基体の一方の主義面上に設けられ、第 3の半導体領域の欠落部に舞出する第1の半導体領域との界面でショントキー接合を形成し第 3の半導体領域にオーミンク接触する第1の主電極と、

半退体基体の値方の主義面において、第2の

半導体領域にオーミック接触する第2の主電柜 と、

を具備し、第3の半導体領域の次移部の幅をW、その深さをD、第1の半導体領域と第3の半導体領域との間に形成されるpn接合の拡散電位によつて第1の半導体領域側に拡がる空乏層の幅をwoとしたとき、2wo<W≤3Dの関係を有することを特徴とする半導体整流ダイオード。

- 2. 請求項1において、第3の半導体領域が長手 方向を搁えかつ略等間隔を有して並設されたストライプ状部分と、ストライプ状部分の長手方 向の両端において各ストライプ状部分相互を連 結する連結部分とから成つていることを特徴と する半導体整流ダイオード。
- 3. 請求項1において、第3の半導体領域の欠落 部が一方の主表面側から見たとき多角形状を有 することを特徴とする半導体整流ダイオード。
- 4. 請求項1, 2または3において、第3の半導 体領域には一方の主義面に関ロを有する凹部が 設けられ、凹部表面が第1の半導体領域と第3

が の半導体領域との間に形成される p n 接合から 離れていることを特徴とする半導体整洗ダイオ ード。

....

7

- 5. 請求項4において、四部に確定性物質が充填 されていることを特徴とする半導体整塊ダイオード。
- 6. 提求項1、2、3、4または5において、第 1の主電極が半導体基体に接する界面でパリア ハイトの異なる複数の金属からなつていること を特徴とする半導体整決ダイオード。
- 7。一対の主義面を有し、一対の主義面を有し、方導型の主義面を有し、方導型のののののののののののののののののでは、一方のでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1ののでは、第1の

及び第4の半導体領域との間が略等間隔となる ように並取配置されていることを特徴とする半 導体整決ダイオード。

- 9. 請求項7において、第3の半導体領域が多角 形状を有し、相互間及び第4の半導体領域との 間が略等間隔となるように並設配置されている ことを特徴とする半導体盤液ダイオード。
- 10.請求項7,8または9において、第3の半導体領域及び第4の半導体領域には一方の主義面に関口を有する凹部が設けられ、凹部表面が第1の半導体領域と第3の半導体領域及び第4の半導体領域との間に形成されるpn接合から離れていることを特徴とする半導体整流ダイオード。
- 11、請求項10において、凹部に導電性物質が充 「現されていることを特徴とする半導体整流ダイ オード。
- 12. 請求項7, 8, 9, 10または11において、 第1の主電極が半導体基体に接する界面でバリ アハイトの異なる複数の金属からなつているこ

それらから離れて包囲する他方澤電型の第4の 半導体領域を有する半導体基体と、

半導体基体の一方の主表面上に設けられ、第 1の半導体領域との界面でショントキー接合を 形成し、第3の半導体領域及び第4の半導体領域にオーミック接触する第1の主電極と、

半導体基体の他方の主義面において、第2の 半導体領域にオーミック接触する第2の主電極 と、

を具備し、第3の半導体領域相互間及び第3の 半導体領域と第4の半導体領域域との間の領域を第4の半導体領域を第4の半導体領域の深域を 取り、第1の半導体領域と第3の半導体領域との間に形成される以前の 第4の半導体領域との間に形成される以前を の拡散電位によって第1の半導体領域と の立之層の幅をすることを特徴とする半導体登 減ダイオード。

8.請求項7において、第3の半導体領域がスト ライプ形状を有し、長手方向を揃えかつ相互間

とを特徴とする半導体整況ダイオード。

13. 直流電流に接続される一対の入力増子と、負 荷に接続される一対の出力増子と、直列接続し て入力端子間に接続された第1及び第2の分割 用コンデンサと、直列接続して入力端子間に接 続された交互にスイツチング動作をする第1及 び第2のスイツチング素子と、第1及び第2の 分割用コンデンサの接続点と第1及び第2のス イツチング素子の接続点との間に一次巻線が接 枝され、出力端子の一方側に二次巻線の中点が 接続された変圧器と、変圧器の二次巻級の両端 と出力増子の他方との間に整流方向を崩入て没 披した第1及び第2のダイオードとを具躍し、 第1及び第2のダイオードが、一対の主表面を 有し、一対の主義面間に一方の主表面に隣接す る一方導電型の第1の半導体領域、他方の主表 面及び第1の半導体領域に関接し、第1の半導 体領域より高不純物濃度を有する一方導電型の 第2の半週体領域、一方の主義面から第1の半 導体領域内に延在し、一方の主義面側から見た

<u>;</u>.

4

14. 直流電源に接続される一対の入力端子と、負荷に接続される一対の出力端子と、直列接続して入力端子間に接続された第1及び第2の分割用コンデンサと、直列接続して入力端子間に接続された交互にスイツチング動作をする第1及

15. 入力増子が商用電源に接続されるAC・DCコンパータと、AC・DCコンパータの出力増子に接続され、AC・DCコンパータの直流出力を所望の直流電圧に変換するDC・DCコンパータと、DC・DCコンパータの出力増子に接続された論理装置とを具備し、DC・DCコ

び第2のスインチング煮子と、第1及び第2の 分割用コンデンサの接続点と第1及び第2のス イツチング選子の接続点との間に一次潜線が接 彼され、出力端子の一方側に二次登線の中点が 技統された変圧器と、変圧器の二次港線の両端 と出力端子の他方との間に整流方向を描えて投 缺した第1及び第2のダイオードとを具質し、 第1及び第2のダイオードが、一対の主表面を 有し、一対の主義面間に一方の主義面に隣接す る一方運電型の第1の半導体領域、他方の主表 面及び第1の半導体領域に隣接し、第1の半導 体領域より高不純物濃度を有する一方導電型の 第2の半導体領域、一方の主表面から第1の半 道体領域内に延在し、一方の主表面から見たと き略一定間隔で並設された複数個の他方導電型 の第3の半導体領域、及び一方の主表面から第 1 の半導体領域内に延在し、一方の主表面から 見たとき第3の半導体領域をそれらから離れて 包囲する他方導電型の第4の半導体領域を有す る半導体基体と、半導体基体の一方の主表面上

ンパータが、AC・ACコンパータの出力婦子 に接続される一対の入力増子と、論理装置に接 被される一対の出力端子と、直列接続して入力 端子間に接続された第1及び第2の分割用コン デンサと、直列接続して入力端子間に接続され た交互にスイツチング動作をする第1及び第2 のスイツチング海子と、第1及び第2の分割用 コンデンサの接続点と第1及び第2のスイツチ ング素子の接続点との間に一次巻線が接続され、 出力端子の一方側に二次巻線の中点が接続され た変圧器と、変圧器の二次巻線の両端と出力端 子の他方との間に整流方向を揃えて接続した第 1及び第2のダイオードとを有し、第1及び第 2のダイオードが、一対の主殺面を有し、一対 の主表面間に一方の主表面に隣接する一方導電 型の第1の半導体領域、他方の主表面及び第1 の半導体領域に隣接し、第1の半導体領域より 高不純物濃度を有する一方導電型の羽2の半導 体領域、一方の主表面から第1の半導体領域内 に延在し、一方の主表面側から見たとき略同じ

16. 入力増子が利用電源に接続されるAC・DCコンパータと、AC・DCコンパータの出力増子に接続され、AC・DCコンパータの直流出力を所望の直流電圧に変換するDC・DCコンパータと、DC・DCコンパータの出力増子に接続された論理装置とを具備し、DC・DCコ

隔で並設された複数団の他方導電型の第3の半 溥体領域、及び一方の主表面から第1の半導体 領域内に延在し、一方の主表面から見たとき第 3の半導体領域をそれらから離れて包囲する他 方導電型の第4の半導体領域を有する半導体基 体と、半導体基体の一方の主表面上に設けられ、 第1の半導体領域との界面でショツトキー接合 を形成し、第3の半導体領域及び第4の半導体 領域にオーミンク接触する第1の主電櫃と、半 導体基体の他方の主表面において、第2の半導 体領域にオーミンク接触する第2の主選便と、 を具備し、第3の半導体領域相互間及び第3の 半導体領域と第4の半導体領域との間の幅をW、 第3の半導体領域及び第4の半導体領域の深さ をD、第1の半導体領域と第3の半導体領域及 び第4の半導体領域との間に形成されるpn接 合の拡放電位によつて第1の半導体領域側に拡 がる空乏剤の幅をw。としたとき、2w。<w ≤3Dの関係を有することを特徴とする電子計 丌提.

ンパータが、AC・ACコンパータの出力端子 に接続される一分の人力端子と、論理装置に接。 鉄される一対の出力等子と、直列接続して入力 娘子間に接続された第1及び第2の分割用コン デンサと、武刃挽続して入力端子間に接続され た交互にスイツチング動作をする郷1及び第2 のスイツチング弟子と、第1及び第2の分割川 コンデンサの接続点と第1及び第2のスイッチ ング素子の接続点との間に一次巻線が接続され、 出力嫡子の一方側に二次巻線の中点が接続され た変圧器と、換圧器の二次巻線の両端と出力端 子の他方との間に整流方向を揃えて接続した第 1及び第2のダイオードとを有し、第1及び第 2のダイオードが、一対の主表面を有し、一対 の主表面間に一方の主表面に関接する一方導電 型の第1の半導体領域、他方の主義面及び第1 の半導体領域に隣接し、第1の半導体領域より 高不純物濃度を有する一方導電型の第2の半導 体領域、一方の主表面から第1の半導体領域内 に延在し、一方の主表面から見たとき略一定間

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置特に限方向電圧降下が低くかつ逆方向リーク電流の少ない低損失ダイオード、及びそれを使つた電源装置並びに電子計算機に関する。

(従来の技術)

 Vが低いため展方向損失の低減を図ることができるが、逆方向リーク電流がpn接合ダイオードに比較して2 桁以上大きいことから逆方向損失が増加し、展方向損失と逆方向損失とを合計した経損失はpn接合ダイオードに比較して僅かした低減できないのである。そこで、ショントキー接合ダイオードの逆方向リーク電流の低減を図る構造として、特公昭59-35183 号公報。特関昭56-2672号公報。特関昭59-115566号公報及び特関昭60-74582 号公報に開示されているように、ショントキー接合に跨接して基板領域とは反対政策圧向加時

被合ダイオードは順方向電圧降下が0.5~0.6

.

(発明が解決しようとする課題)

ることが知られている。

上述の逆方向リーク電流の流通路を空乏層でピ ンチオフする構造のショントキー接合ダイオード

に半導体領域と基板領域との間のpn接合が逆バ

イアスされて基板領域に拡がる空乏層によつて半

導体領域相互間がピンチオフされるように構成す

び第1の半導体領域に隣接し、第1の半導体領域 より高不純物濃度を有する一方導電型の第2の半 退体領域、一方の主要面から第1の半導体領域内 に延在し、一方の主表面側から見たとき所定の間 隔を有して並設された他方導電型の複数個の第3 の半導体領域を有する半導体基体と、半導体基体 の一方の主表面上に設けられ、第1の半導体領域 との界面でショツトキー接合を形成し、第3の半 遊体領域にオーミンク接触する第1の主電極と、 半導体基体の他方の主表面において第2の半導体 領域にオーミツク接触する第2の主電極とを共保 し、第3の半導体領域相互間の間隔をW、その深 さをD、第1の半導体領域と第3の半導体領域と の間に形成されるpn接合の拡散電位によつて第 1 の半導体領域側に拡がる空乏層の幅を ₩。 とし たとき、2w。<W≦3Dの関係を有する点にあ る。複数目の第3の半導体領域はストライプ形状 及び多角形形状又は相互に遊結されたストライプ 形状及び多角形形状並びにこれらの変形が考えら れる。また、第1の主電極は第1の半導体領域と

では、後述する理由から逆方向リーク電流を低減することが困難であった。このため、電気装置及び電子装置の電源部に公知の半導体整減ダイオードを使用する限り、電源部での損失が多く装置の損失低減が図れないという欠点があった。また、電源部の損失が多いということは電源部での発熱が多いことを意味し、この結果大きい冷却手段を必要とし装置の小形化が図れないという欠点があった。

本発明の目的は、上述の欠点を解消した半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機を提供するにある。

本発明の目的を具体的に 言えば、 低損失の半導体整流ダイオード及びそれを使うことによって 損失の低減と小型化を図った電源装置並びに 電子計算機を提供するにある。

[課題を解決するための手段]

本発明半導体整流ダイオードの特徴とするところは、一対の主表面間に一方の主表面に関接する 一方導電型の第1の半導体領域、他方の主表面及

の界面で単一の金属又はパリアハイトの異なる複 数の金属から構成することができる。

また、本発明電子計算機の特徴とするところは、 人力解子が商用電源に接続されるAC・DCコン パータと、AC・DCコンパータの出力解子に接 観され、AC・DCコンパータの直流出力を所望 の直流電圧に変換するDC・DCコンパータと、 DC・DCコンパータの出力増子に接続された論 理装置とを具備し、DC・DCコンパータとして 本発明電源装置を用いた点にある。

(作用)

ショントキー接合部における逆方向リーク電波 密度Ja は次式 (1)で表わされることが知られている。

$$J_{R} = A^{\bullet} \cdot T^{2} \cdot \exp \left[-\frac{q}{k_{B} \cdot T} \left(\varphi_{BO} - \sqrt{\frac{q}{4 \times \epsilon_{Si}}} \cdot E_{\bullet}^{1/2} - \alpha \cdot E_{\bullet} \right) \right]$$
...(1)

ここで、A。はリチヤードソン定数、Tは絶対 温度(K)、qは非電荷量、kaはボルツマ定 数、Yaoはパリアハイト(V)、asiは半導体の 誘電率、E。はショットキー接合の半導体関での 表面電界強度、aは経験的に与えられるパラメー タである。式(1)の小括弧内を見ると電界強度 E。が大きくなると小括弧内の値即ちパリアハイ トが低下し、式(1)で表わされる逆方向リーク電

例を示す要部科視図である。図において、1は互 いに反対側に位置する一対の主表面11,12を 有する半導体基体で、一対の主表面間に一方の主 表面11に隣接すられ型の第1の半導体領域13 と、他方の主表面12及び第1の半導体領域13 に欝接し、第1の半退体領域より高不純物濃度を 有するn+型の第2の半導体領域14と、一方の 主設面11から第1の半導体領域13内に延在し、 一方の主表面11関から見たときストライプ形状 を有しその長手方向を揃え相互に所定の間隔を有 して並設され、第1の半導体領域13より高不執 物温度を有するp+型の複数個の第3の半導体領 城15と、一方の主表面11から第1の半導体領 城13内に延在し、一方の主表面11個から見た とき環状で第3の半導体領域15群を所定の間隔 を有して包囲し、野1の半導体領域13より高不 筑物温度を有するp・型の第4の半導体領域16 とを具備している。2は半導体基体1の一方の主 表面11上に設けられ、第1の半導体領域13と の界面でショツトキー投合を形成し、第3の半導

波は増加することがわかる。

本発明の半導体整次ダイオードでは、第3半導体領域相互間の関係即ちショントキー接合の幅をW、第3の半導体領域の深さをD、第1の半導体領域と第3の半導体領域との間に形成されるpn接合の拡散電位によって第1の半導体領域側に拡がる空乏層の幅をw。としたとき、

2 w o < ₩ ≤ 3 D

の関係を有するように構成することにより、ショ ツトキー接合の半導体側での表面電界強度を大幅 低減を図り、逆方向リーク電流を大幅に低減し、 低損失化を連成するものである。

本発明の半導体整況ダイオードの低損失化が達成されることにより、それを使用した電源装図及び電子計算機の小形化及び高効率化が図れるのである。

(実施例)

以下、本発明を実施例として示した図面を用いて詳細に説明する。

第1因は本発明半導体整流ダイオードの一実施

この実施例において重要な点は、第3の半導体 領域15相互間の間隔をW、第3の半導体領域 15の設さをD、第1の半導体領域13と第3の 半導体領域15との間に形成されるpn接合Jの 拡散電位によつて第1の半導体領域13個に拡が る空之層の幅をwoとしたとき、2woくW≤3D の関係を満すように第3の半導体領域15を形成 していることである。以下、このように形成する 理由について説明する。

第2四は第1四の半導体整流ダイオードの一部 拡大断面図で、第2図(a)は第2の主電極3が 正電位、第1の主電価2が負電位となる逆パイア ス状態を、第2図(b)は第1の主電極2が正電 位、第2の主電価が負電位となる層パイアス状態 をそれぞれ示している。 第2図 (a) の逆パイア ス状態においては、pn接合Jから第1の半導体 領域13内に拡がる空泛層は第3の半導体領域 15相互間を埋め尽し破線51で示すように第2 の半導体領域14近倍まで伸びている。この時、 洗れる逆方向リーク電流は p n 接合部を通るもの とショットキー接合部を通るものとに分けられる が、支配的なのは後者である。ショントキー接合 部を流れる逆方向リーク電流は、前述のようにこ の部分の電界強度に大きく依存する。第3回(a) 及び(b)は、第3の半導体領域15の混さ口を

に張られてショントキー接合に沿わなくなるため と考えられる。また、逆方向リーク電流が電界強 度の減少に指数関数的に比例して減少する理由は 前述の式(1)から理解できる。 男4回はショット キー接合部の帳Wとその中心部におけるリーク電 洗密度との関係を第3の半導体領域15の深さD を変えて示したもので、W≦3Dに相当する銀所 でリーク環境が著しく減少していることがわかる。 ^ 一方、第2図(b)の夙パイアス状態において は、pn接合Jの拡散電位によつて第1の半導体 領域13個に幅w。だけ空乏層52が拡がり、シ ヨントキー接合の幅型のうちW-2woが順方向 電流の通流に寄与する。このため幅Wが2w。に 近づくに従つて順方向電流の通流路が次第に狭く なり順方向電圧降下 Vr が増加して来る。 W= 2w。になる理論上順方向電流の透流路はなくな り、順方向電圧降下が急増することになる。第5 図はショットキー接合の領収と風方向電流密度 Jァ が60A/alのときの周方向電圧降下Vァと の関係を第3の半導体領域15の設さDを変えて

不見物濃度を1×10¹⁸atomic/cm²、第1の主 電視をパナジウム、逆パイアス電圧を40Vとし たときのショントキー接合部の各位壁における鬼 界強度E。及び逆方向リーク電流密度JR の関係 を第3の半導体領域15相互間の間隔収をパラメ ータにして示したものである。この図から、wが 10Dのときには電界強度は広い範囲で3.5× 10⁴ V/aを示し、Wが5Dのときにもピーク の電界強度は3.5×10[®]V/cmに近い値を示し ているが、∀が3Dになるとピークの電界強度が 2.7×10°V/mと20%余り低下している。 これを逆方向リーク電流密度 Ja で見ると、W= 10Dのときは広範囲で1.1A/al、W=5D のときはピーク値で0.9A/d 、W=3Dにな るとピーク値で0.4A/ad と50%以上の大幅 減少となつている。Wが小さくなるとある値から 急激に離界荒皮E。が低下する理由は、pn接合 及びショントキー接合に沿つて存在する等低位は

1 μm、第1の半導体領域13の款さを2.5 με.

示したもので、W>2woとすることで限方向な 圧降下Vpの値を小さくでもることが理解される。 尚、wo は第1の半導体領域13の不純物濃度1 ×10¹⁶atomic/cm³、第3の半導体領域15の不 純物濃度1×10¹⁶atomic/cm³のとき0.34 μ mで、この値は順方向電流が流れている時には電 圧降下によつて補償されて僅か減少する。

が、Wが小さくなるとpn接合に沿う等電位線側

第6回は第4回及び第5回の結果に基づいて、 単位面積当りの損失電力P(W / ol)とショット キー接合の幅Wとの関係を計算により求めたもの で、2wo <W≦3Dの範囲で損失が著しく少な くなることが理解される。

以上の説明からわかるように、第1回に示す構造とすることにより低損失の半導体整流ダイオードを実現することができる。本発明によれば低力失化という効果の他に、特定のパリアハイトを有する特性を実現できるという効果を有する。これを第7回を用いて説明する。

第7図は第1の主電櫃2の材料を変えたとき得

らんるショントキー接合ダイオードの展方内電圧 降下と逆方向リーク電流密度との関係を示してい る。一点繊維は単一の材料を変えたときに得られ る特性で、この線上にTi,V,Moを使つたと きつ特性を〇印で示してある。これら各〇印相互 間の特性が要求された場合、従来は所望の特性の 消傷に位置する2種類の材料を組合せることによ つて実現していたが、この方法では2種類の材料 を使うため製造上種々の問題を有していた。 これ に対し、本発明のように第3の半導体領域を設け てショットキー接合の幅を変えれば、第7週の実 線に示すように連続的に特性を変えることができ る。単一材料であることから従来技術のような問 題がなく、かつ従来技術で得られる特性よりも限 方向電圧降下を同一とすれば逆方向リーク電流が 小さくなり、逆方向リーク電波を同一とすれば順 方向電圧降下を小さくでき、優れた特性が得られ ろのである.

٠,٠

尚、第1回の第4の半導体領域16はガードリングとしての機能を有するものであるが、第3の

実施例に比較して第1の主電極2の断線がなくなる利点を有している。

第10回は本発明の異なる実施例で、第1の主電便2をパリアハイトの異なる材料21。221 形成している。パリアハイトの異なる材料21。 22としては、例えばMoとTiが使用され材料 22とを交互に配置する方法(a)と、部段 料22を設け、その上全面に材料21を配置する 方法(b)とが考えられる。この材料を使用する場合に比較して、所望の特 性特に関方向電圧降下を得るのが容易となる利点 を有する。

第11回は本発明の更に異なる実施例を一方の主表面11回から見たパターン図で示している。 (a)及び(b)は第3の半導体領域15を多数 個の矩形状及び円形状にした場合を示している。 これらは、第3の半導体領域15をストライプ状 にする場合に比較して通流面積を広くできる利点 を有している。(c)。(d)及び(e)は、第3の 半導体領域15との間に存在するショントキー接合の幅を本発明の目的を実するように形成しても よい。

第9回は本発明の更に別の実施例で、第8回の 実施例とは凹部17内に導電材6が埋設されてい る点で相違している。導電材6としては、ポリシ リコン。金属が使用される。この実施例によれば 一方の主表面11が平坦面となるため、第8回の

半導体領域15を一体に形成し、ストライプ状, 矩形状,円形状の欠如部を多数個設け、その欠如 部に第1の半導体領域13を舞出させた構成となっている。

第12図は本発明の他の実施例で、これまでの 実施例と相違するところは、第1の半導体領域 13に隣接してそれより低不純物濃度を有する n - 型の第5の半導体領域18を第3の半導体領 城15相互間に設けた点にある。第5の半導体領 城18は第1の半導体領域15上に比べて空乏圏 が拡がり易く、逆方向リーク電流の低減が一層図 れる利点がある。第12図(a)は第5の半導化 領域18を第3の半導体領域15相互間全体に設 けた場合、第12図(b)は第5の半導体領域 18をショツトキー接合に隣接する個所のみに設 けた場合、第12図 (c) は第5の半導体領域 18をショントキー接合から離れた個所に設けた 場合をそれぞれ示している。第12図(a)では ショツトキー接合部の電界強度をより一層低減す る効果があり、 第12国 (b) 及び (c) では 第 1.2回(a)よりも順方向電圧降下を小さくする 効果がある。

以上は本発明半導体整決ダイオードを代表的な 実施例を用いて説明したが、本発明はこれらに限 定されるものではなく本発明の技術思想の範囲内 で種々の変更が可能である。

上述の本発明半導体整決ダイオードを電源装置 及びそれを使つた電子計算機に適用することによ つて、これらの機器の小形質量化, 高効率化を図 ることができる。以下、これらについて説明する。

第13図は本発明電源装置の一実施例である・DC・DCコンパータの回路構製等の食液に安定では、電子機器等の食液電が変化を対するように、カカの直流電が変化がある。同図のDC・DCコンパータは、カーリングである。同図のDC・DCコンパータは、フロースのように変にある。同図のDC・DCコンパータは、フロースのように変にある。同図の日のである。回答において、フロースのように変にある。のは、フロースのように変になって、フロースの出力場子、フロースの出力の出力の出力の出力の出力の出力のになる。

及び710は直列接続して入力端チ701。702間 に接続され交互にスイツチング動作をする第1及 び男2のスイツチング選子、711は第1及び第 2の分割用コンデンサ707。708の接続点と 第1及び第2のスイツチング満子709,710 の接続点との間に一次着線711~1が接続され、 出力端子704に二次潜線711-2の中点が接 缺された変圧器、712及び713は二次巻線 711-2両嶋にアノード側が接続され、カソー ド側が平滑用リアクトル714を介して出力端子 705に接続された第1及び第2のダイオード、 715は出力嫡子704,705間に接続された 平滑用コンデンサである。このDC.DCコンパ ータでは交互にオン状態になる第1及び第2のス イツチング君子709,710のオン期間を可変 にするパルス幅変調(PWM)によつて、入力電 圧の変動あるいは負荷電流の変動に対して負荷 706へ供給する出力電圧を一定の航に制御して

1 及び第2の電車電圧分割用コンデンサ、709

いる。、

このDC・DCコンパータにおいて、第1及び 第2のダイオード712及び713で発生する損 失電力P。は、次式 (2)で与えられる。

$$P_4 = V_P I_0 + 2 I_R V_1 \frac{N_2}{N_1} D_{117} \cdots (2)$$

ここで.

VP:ダイオードのオン電圧

Io: 負荷電流

IR:ダイオードの辺方向リーク電流

V::分割用コンデンサ707,708の電

Æ

N: : 変圧器の一次港線の港敷

N: 安圧圏の二次港線の港数

D.,,: スイツチング 兼子 7 0 9 . 7 1 0 のオ

ン時比率

式(2) において、第1項は展電流による損失電力、第2項は逆電流による損失電力である。入力電圧Vェの変動に対して出力電圧を一定に調整するには、式(3)の関係を消たすようにDェロを制

御する必要がある。

$$V_0 + V_P = V_1 \frac{N_2}{N_1} D_{u1P}$$
 ... (3)

ここで、V。:出力電圧

式(3)を式(2)へ代入し、ViDerrの使の項を消去すれば、式 (4)が得られる。

$$P_4 = V_P V_0 + 2 I_R (V_0 + V_P)$$
 ... (4)

ところで、ショツトキー接合を有するダイオードは、次式 (5)でおおよそ規定される V F と I R の組合せを有するシリーズ化されたダイオードが実現できる。

$$I * I * = a (V * + b) \cdots (5)$$

a:負の定数パラメータ

b:定数パラメータ

DC・DCコンパータの仕様により出力電圧 V。と負荷電波I。 が定まれば、これらのシリーズ化されたダイオードの中で、式(4) で示される 電力損失を最小にするダイオードが存在する。こ のダイオードを用いることによりDC・DCコン パータの小形紅量化、高効率化を最も図ることができる。本発明の半導体性流ダイオードは、式(5)のりをより小さな値に改善したものであり、これをDC・DCコンパータのダイオードに用いることによつて、ダイオードの損失電力の一層の低減を実現することができる。

上記の議論を単純にするために、電力損失P。 はほとんど順方向電流による電力損失で与えられ、 また、国路損失は整流ダイオードでのみ発生する と仮定する。整流ダイオードでの損失電力P。と 効率 1 は、それぞれ次式(6)。(7) で与えられる。 …(6)

$$\eta = \frac{V \circ I \circ}{V \circ I \circ + V_F I \circ} = \frac{1}{1 + V_P / I \circ} \cdots (7)$$

ここで、出力な圧が5 V以下の低電圧大電液出力 D C・D C コンパータとして、3 V。6 0 0 A 出力のものを考える。そして、本発明によりパリアメタルと形状の最適化を図り V F を従来の0.55 Vから0.3 5 V に低減できたとする。この場合、

従来と本発明の半導体整流ダイオードを用いた場

DCコンパータの応用例の代表的なものが電子計 算機である。電子計算機は、入力端子801-1。 801-2及び出力编子801-3,801-4 を有し、入力端子801-1,801-2が商用 電弧に接続されるAC・DCコンパータ801と、 入力编子 8 0 2 - 1 , 8 0 2 - 2 及び出力帽子 802-3,802-4を有し、入力幅子802 - 1 , 8 0 2 - 2 が A C · D C コンパータ 8 0 1 の出力増子801-3,801-4に接続される DC・DCコンパーク802と、DC・DCコン パータ802の出力線子802-3,802-4 に接続される論理装置803とから構成されてい る。AC・DCコンパータ801としては、ダイ オードブリツジの整波回路と平滑回路からなる単 箱なものから、位相制御を行うサイリスタブリツ ジの弦波回路と平滑回路からなるものが使用され る。DC・DCコンパータ802としては、第 13因に示したものを用いることによつて、電子 計算機の小形質量化、高効率化を図ることができ る.

<u>_合の損失と効率は、_次のようになる。</u>

- 1) 従来のダイオードを用いた場合 損失電力=330W, 効率84.5%
- 2) 本発明の半導体整決ダイオードを用いた場合 損失電力=210W, 効率89.6%

第14回は本発明電子計算機の一実施例の回路 構成を示している。低電圧大電流出力の D C ・

(発明の効果)


以上述べたように、本発明半導体整決ダイオードは、順方向電圧降下と特性のリーレードオフ関係を逆方のトレートができ、電子の関係を対することができる。を特性整治が大幅に低減なできる。更に、本発ととび、対象化を図ることができる。更には、本発性の電源のできる。できる。というなどは、小形質量化及び高効率化を図ることができる。


4. 図面の簡単な説明

第1回は本発明半導体整次ダイオードの一実施 例を示す斜視図、第2回は第1回のダイオードの 作用を説明するための一部拡大断面図、第3回は WとE。及びJR との関係を示す特性図、第4回 はWとJR の関係を示す特性図、第5回はWと VP との関係を示す特性図、第6回はWとPとの 関係を示す特性図、第7回はVP とJR との関係

14 開 平 3-105975 (11)

1 🖾








老示す特性因、第8回。第9回,第10回。第 11関及び第12回は本発明半導体整流ダイオー ドの他の実施例を示す概略図、第13回は本発明 電源装置の一実施例を示す回路図、第14回は水 見り電子計算機の一支施例を示すプロジク図であ る.


1 … 半導体基体、2,3 … 主電極、13 … 第1の 半導体領域、14…第2の半導体領域、15…第 3の半導体領域、707,708…分割用コンデ ンサ、709,710…スインチング表子、711 … 変圧器、712,713…ダイオード、801 … A C・D C コンパータ、 8 O 2 … D C・D C コ ンパータ、803…論理装置。

代理人 弁理士 小川膠男














;;··

















三 35 開 平 3-105975 (14)

第1頁の統章 の発 明 者 阿 野 直 文 神奈川県泰野市堀山下1番地 株式会社日立製作所神奈川 工場内